用74ls161设计八进制计数器？40110 为十进制可逆计数器/锁存器/译码器/驱动器，40110 有2 个计数时钟输进端CPU 和CPD 分别用作加计数时钟输进和减计数时 钟输进。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输进端计数工 作时，另一个时钟输进端可以是任意状态。用74LS193设计一个27进制计数器，个位就需要做成十进制计数器，需要改成十进制计数器并向十位进位。
设计一个计数器？
40110 为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状 态锁存，七段展示译码输出等功能。
40110 有2 个计数时钟输进端CPU 和CPD 分别用作加计数时钟输进和减计数时 钟输进。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输进端计数工 作时，另一个时钟输进端可以是任意状态。40110 的进位输出CO 和借位输出BO 一般为高电平，当计数器从0～9 时， BO 输出负脉冲；从9～0 时CO 输出负脉冲。在多片级联时，只需要将CO 和BO 分别接至下级40110 的CPU 和CPD 端，就可组成多位计数器。引出端符号： BO 借位输出端 CO 进位输出端 CPD 减计数器时钟输进端 CPU 加计数器时钟输进端 CR 清除端 /CT 计数答应端 /LE 锁存器预置端 VDD 正电源74ls193计数器怎么设计？
用74LS193设计一个27进制计数器，还要用数码管展示，个位就需要做成十进制计数器，而74LS193是四位加/减计数器，需要改成十进制计数器并向十位进位，作为十位的CP脉冲。再将十位、个位改成27进制计数器，用两片译码器配两个数码管展示。
用74ls161设计八进制计数器？
使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接进置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。
0